Xilinx Vivado Design Suite HLx Editions 2018.1 + LogiCORE IP
- کاربرد : نرم افزار طراحی FPGA های زایلینکس
- نسخه :Version 2018.1 + LogiCORE IP
- نوع فایل : نرم افزار
- زبان : انگلیسی
- سیستم عامل : Windows 32 & 64 Bit
- تولید کننده : Xilinx
- سال تولید : 2018
توضیحات
یک نرم افزار قدرتمند از کمپانی Xilinx می‌باشد که به منظور طراحی FPGA های سری 7 به بعد Xilinx ایجاد گردیده است. این نرم افزار در نسخه‌های گذشته خود به همراه نرم افزار ISE ارائه می‌گردید که مدتی است به طور مستقل و با امکانات و قابلیت های فراوان و ویژه ارائه می‌گردد. Vivado Design Suite برای طراحی‌های سیستم‌های بزرگ ساخته شده است و محیطی است که بر پایه استفاده از IP Core ها و سیستم‌ها بنا شده است. از نظر سرعت مراحل مختلف، تقریبا دارای سرعتی 4 برابر بیشتر از ISE می‌باشد. تفاوت اساسی که نرم افزار Vivado Design Suite با ISE دارد در سرعت پیاده سازی برنامه روی FPGA می باشد، که از ISE سریع‌تر است. همچنین الگوریتم‌های هوش مصنوعی که برای جاسازی یا Fitting مدار و سیم کشی یا Wiring استفاده شده، بهینه‌تر می‌باشد، یعنی مداری که در داخل FPGA شکل می‌گیرد از لحاظ کاهش تأخیرها و بسیاری از پارامترهای دیگر بهتر می‌باشد.
قابلیت‌های کلیدی نرم افزار Xilinx Vivado Design Suite HLx Edition:
- دارای محیطی شبیه به محیط ISE
- محیطی بر پایه استفاده از IP Core ها
- پشتیبانی از سیستم‌های چند هسته‌ای
- افزایش سرعت طراحی در حدود 4 برابر
- 20 درصد تراکم طراحی بهتر
- افزایش سرعت یکپارچه سازی
- محیط کاربری یکپارچه برای طراحی و شبیه‌سازی
- اشکال‌زدایی سخت افزار
- سازگار با نسخه‌های مختلف ویندوز
قابلیت‌های کلیدی نرم افزار Xilinx Vivado Design Suite HLx Edition:
- دارای محیطی شبیه به محیط ISE
- محیطی بر پایه استفاده از IP Core ها
- پشتیبانی از سیستم‌های چند هسته‌ای
- افزایش سرعت طراحی در حدود 4 برابر
- 20 درصد تراکم طراحی بهتر
- افزایش سرعت یکپارچه سازی
- محیط کاربری یکپارچه برای طراحی و شبیه‌سازی
- اشکال‌زدایی سخت افزار
- سازگار با نسخه‌های مختلف ویندوز
Description
Vivado® Design Suite HLx Editions include Partial Reconfiguration at no additional cost with the Vivado HL Design Edition and HL System Edition. In-warranty users can regenerate their licenses to gain access to this feature. Partial Reconfiguration is available for Vivado WebPACK™ edition at a reduced price.
The new HLx editions supply design teams with the tools and methodology needed to leverage C-based design and optimized reuse, IP sub-system reuse, integration automation and accelerated design closure. When coupled with the UltraFast™ High-Level Productivity Design Methodology Guide, this unique combination is proven to accelerate productivity by enabling designers to work at a high level of abstraction while facilitating design reuse.
Accelerating High Level Design:
- Software-defined IP Generation with Vivado High-Level Synthesis
- Block-based IP Integration with Vivado IP Integrator
- Model-based Design Integration with Model Composer and System Generator for DSP
Accelerating Verification:
- Vivado Logic Simulation
- Integrated Mixed Language Simulator
- Integrated & Standalone Programming and Debug Environments
- Accelerate Verification by >100X with C, C++ or SystemC with Vivado HLS
- Verification IP
Accelerating Implementation:
- 4X Faster Implementation
- 20% Better Design Density
- Up to 3-Speedgrade Performance Advantage for the low-end & mid-range and 35% Power Advantage in the high-end
The new HLx editions supply design teams with the tools and methodology needed to leverage C-based design and optimized reuse, IP sub-system reuse, integration automation and accelerated design closure. When coupled with the UltraFast™ High-Level Productivity Design Methodology Guide, this unique combination is proven to accelerate productivity by enabling designers to work at a high level of abstraction while facilitating design reuse.
Accelerating High Level Design:
- Software-defined IP Generation with Vivado High-Level Synthesis
- Block-based IP Integration with Vivado IP Integrator
- Model-based Design Integration with Model Composer and System Generator for DSP
Accelerating Verification:
- Vivado Logic Simulation
- Integrated Mixed Language Simulator
- Integrated & Standalone Programming and Debug Environments
- Accelerate Verification by >100X with C, C++ or SystemC with Vivado HLS
- Verification IP
Accelerating Implementation:
- 4X Faster Implementation
- 20% Better Design Density
- Up to 3-Speedgrade Performance Advantage for the low-end & mid-range and 35% Power Advantage in the high-end
برای اطلاع از طریقه نصب به فایل How to Install.txt رجوع شود.
